摘要：为满足航天飞行器地面仿真设备使用的需求，设计了一种基于可编程逻辑门阵列（FPGA）的1553B总线通信终端知识产权（IP）核。在保证总线系统可靠性的前提下，采用自顶向下的设计方法与“双进程”编码方式，利用超高速硬件描述语言（VHDL）生成目标代码，使用ModelSim软件进行仿真，最后在实际设备中验证并应用。该IP核可配置在总线控制器、远程终端或总线监控器3种不同的工作模式下运行，易于集成入片上系统（SoC），对进一步应用1553B总线提供了更多的选择。
关键词：1553B总线；通信终端；可编程逻辑门阵列；知识产权核；可靠性
中图分类号： TP336
文献标志码：A
Abstract：
To meet the needs of ground simulation equipment used for spacecraft， a design of 1553B bus communication terminal Intellectual Property （IP） core based on Field Programmable Gate Array （FPGA） was proposed. On the premise of reliability， the bus system was designed with topdown approach and "twoprocess" coding method to generate object code with VeryHighSpeed Integrated Circuit Hardware Description Language （VHDL）， and then was simulated with ModelSim software， and finally， got verified and applied on actual device. The working mode of IP core can be configured with bus controller， remote terminal and bus monitor respectively. In addition， the IP core is easy to be integrated into System on Chip （SoC）， and provides more choices for the further application of 1553B bus.
Key words： 1553B bus； communication terminal； Field Programmable Gate Array （FPGA）； Intellectual Property （IP） core； reliability
0引言
1553B军用标准（Military Standardization 1553B，MILSTD1553B）是美国军方在20世纪80年代为军用飞机、车辆等制定的一种军用总线标准，现已广泛运用于航空、航天和航海等领域[1-2]。由于其具有可靠性高、实时性强、使用灵活等特点，从而发展成为国际公认的数据总线标准，并逐步应用于民用领域[3]。
目前，基于1553B的专用协议芯片有美国DDC（Data Device Corporation）研制的BU61580，航天时代电子公司研制的B61580和恩菲特科技研制的EPH31580等。但是，随着微电子技术的发展，使用传统协议芯片的技术方案已不能满足航天飞行控制系统对低功耗和小型化的需求[4]，所以有必要研发一种利于片上系统（System on Chip， SoC）集成，可复用的IP核。针对以上情况，设计了一种基于可编程逻辑门阵列（Field Programmable Gate Array， FPGA）的1553B总线通信终端知识产权（Intellectual Property， IP）核，其能与BU61580芯片完全兼容。IP核采用超高速硬件描述语言（VeryHighSpeed Integrated Circuit Hardware Description Language，VHDL）编写，所有实体文件使用“双进程”编码风格进行设计，初步设计完成后将在ModelSim SE 10.0开发环境下进行时序仿真[5]。最后，将可综合的代码烧入FPGA，并在实际系统中对IP核的功能进行验证。
以下将从1553B总线系统设计原理、IP核详细设计方案、仿真方案和应用验证方案进行介绍。
1总线系统设计原理
1553B总线高速、灵活，不仅通信效率高、可扩展性强，而且维护简便[6]。其最重要的特性是可靠性高，所以在设计总线通信终端时应进行可靠性分析。双通道1553B总线结构如图1所示。
2.8总线控制器模块
总线控制器是总线上的核心设备，所有在总线上的指令和数据都由一个单独的总线控制器控制和激活。BC的责任是确保它的消息计划能够在规定时间内正确处理[11]。其可向总线发送所有符合1553B协议的格式消息，并接收远程终端在总线上的回复。总线控制器不仅可以对发送出的消息进行自检测，也可对接收到的消息进行正误检查，包括响应时间、同步头、曼彻斯特编码、消息字有效性、奇偶校验、消息计数等，从而提高了系统通信的可靠性[12]。该模块主要由状态机组成，受控于状态转换控制单元。计时控制单元负责BC帧定时、消息间隔定时、响应时间计算等。中断控制单元负责产生中断信号。存储管理控制单元负责合理分配存储器空间，存储各种消息字和栈指针。总线控制器模块结构如图8所示。
设计采用“双进程”编码风格，提高了系统的可靠性；选用FPGA设计电路，提升了总线上各通信终端逻辑电路的集成度，降低了系统功耗，也降低了1553B总线系统搭建的成本，具备较高的应用价值。
参考文献：
[1]LI P， ZHENG B. Design of BC module for MILSTD1553B based on FPGA [J]. Computer Knowledge and Technology， 2012， 8（1）： 207-210.（李鹏，郑宾.基于FPGA的MILSTD1553B总线控制器的设计[J].电脑知识与技术，2012，8（1）：207-210.）
[2]SHEN Z， HU C， HE H， et al. Design of IP core for MILSTD1553B bus receiver [J]. Electronic Measurement Technology， 2011， 34（5）： 68-69.（申志永，胡昌华，何华峰，等.MILSTD1553B总线接收器IP核设计[J].电子测量技术，2011，34（5）：68-69.）
[3]ZHOU Y， WU Z， CHOU W. Design of 1553B bus interface based on BU61580 [J]. Computer Engineering and Applications， 2010， 46（35）： 65-68.（周远林，吴忠，丑武胜.基于BU61580的1553B总线接口设计[J].计算机工程与应用，2010，46（35）：65-68.）
[4]XU H， TIAN Z， YUAN X. Design and implementation of high speed 1553B IP core [J]. Computer Technology and Development， 2009， 19（12）： 154-157.（许宏杰，田泽，袁晓军.高速1553B IP核的设计与实现[J].计算机技术与发展，2009，19（12）：154-157.）
[5]LI H， ZHANG J， ZHANG L. The design and implementation of 1553B multifunctional RT IP core [J]. Aerospace Control， 2012， 30（1）： 59-65.（李辉，张敬波，张磊.1553B多功能RT IP核的设计与实现[J].航天控制，2012，30（1）：59-65.）
[6]LIU L， WANG S， LI J. Design of 1553BPCI bridge communication module based on SOPC [J]. Application of Electronic Technique， 2009，35（7）： 22-23.（刘乐光，王升辉，李进.基于SOPC的1553BPCI桥接通信模块设计[J].电子技术应用，2009，35（7）：22-23.）
[7]CHEN J， CHOU L， LIU J. Reliability computing of the 1553B bus system [J]. Foreign Electronic Measurement Technology， 2010， 29（9）： 36-38.（陈建明，丑力，刘军辉.1553B总线系统的可靠性计算[J].国外电子测量技术，2010，29（9）：36-38.）
[8]Data Device Corporation. ACE/MiniACE series BC/RT/MT advanced communication engine integrated 1553 terminal users guide [EB/OL]. [20131111]. http：//.
[9]European Space Research and Technology Centre. VHDL modelling guidelines [EB/OL]. [20131111]. http：//.cn/qkpdf/jisy/jisy201403/jisy20140310-1.pdf" style="color:red" target="_blank">原版全文